深圳海思半导体有限公司 解密海思:8000余项专利技术,员工平均工资16500元,曾差点卖给美国公司

小编 2024-10-11 开发者社区 23 0

解密海思:8000余项专利技术,员工平均工资16500元,曾差点卖给美国公司

从前低调的华为二级部门“海思”一下子火了。这家成立超过20年,拥有7000多名员工,8000余项专利技术的公司,在华为受到美国限制令之后,一下从幕后走到了台前。海思到底是一家怎样的公司,它的技术如何,是否能与美国正面“硬刚”?海思除了手机芯片还会做什么?海思的老大何庭波又是怎样一位女性?

缘起

何庭波的一封信让“备胎”成为热搜

“多年前,还是云淡风轻的季节,公司做出了极限生存的假设,预计有一天,所有美国的先进芯片和技术将不可获得,而华为仍将持续为客户服务。为了这个以为永远不会发生的假设,数千海思儿女,走上了科技史上最为悲壮的长征,为公司的生存打造‘备胎’”。后来的年头里,担心许多芯片永远不会被启用,成为一直压在保密柜里面的备胎。不过今天,备胎全部转正。

5月16日,美国商务部将华为列入“实体名单”,对华为进行出口管制。17日凌晨,负责华为芯片研发的海思公司总裁何庭波向全体海思人发送了一封邮件。其中提到,海思曾经打造的芯片确保了公司大部分产品的战略安全和连续供应,今后要实现“科技自立”。何庭波侧面宣布了华为将启用备用方案,在产品上较少受到被列入“实体名单”的冲击。

这封信让海思和何庭波直接站在了舆论中央,海思也给了华为及支持华为的人一针强心剂。

何庭波在信中说:今天,是历史的选择,所有我们曾经打造的备胎,一夜之间全部转“正”!多年心血,在一夜之间兑现为公司对于客户持续服务的承诺。是的,这些努力,已经连成一片,挽狂澜于既倒,确保了公司大部分产品的战略安全,大部分产品的连续供应!今天,这个至暗的日子,是每一位海思的平凡儿女成为时代英雄的日子!

这封“内部信”发送之后,几乎所有的媒体都在转载,海思一度登上“热搜”。尤其其中提到的“备胎”一词,引起很大争议。

“‘备胎’现在变成一个新名词,在我们公司是很正常的行为。何庭波也被炒红了,在美国发禁令的那天晚上发的,她憋不住了。这些年她很难受,做那么多年都不能把脑袋昂起来”。任正非在21日接受采访时表示。

人物

何庭波自称是“一名半导体芯片的工程师”

现任海思总裁的何庭波非常低调,检索资料发现,她过去很少接受采访。任正非也曾提到,在美国限制令事件后,网上关于何庭波的报道非常多,但其中很多配图都是假的,只有少部分是对的。

华为官网简介显示,何庭波出生于1969年,毕业于北京邮电大学,硕士。1996年加入华为,历任芯片业务总工程师、海思研发管理部部长、2012实验室副总裁等,现任海思总裁、2012实验室总裁。何庭波现在也是华为17位董事会成员之一。

不过何庭波也不完全只在幕后,她也会出席一些比较大型的活动。

比如在2017年的台积电30周年庆典上,何庭波就作为嘉宾上台发表演讲,这也说明了台积电与海思的重要合作关系。不过,在会上她演讲的主题是“工程师”,演讲内容朴实、有料。

她说,作为一名半导体芯片的工程师,我入行已经二十年了。我经历了从0.5微米到0.35、0.25,再到现在的28、16、10纳米,如今,我们在开始做7纳米,也在跟着业界一起看5纳米这些更先进的工艺。甚至面对同样一个问题,也会每隔一段时间产生新的解决方案,比如说计算,每隔一年两年就有更新,从最早的算盘到计算器、计算机,甚至移动计算平台……是谁给出新的解决方案呢?是一群薪火相传的工程师。正是这样一种强大的属于工程师的文化、荣誉感和感召力,以及他们对未知世界的探索精神,使他们能够不断提出新的解决方案,不断地工作,不断地有创造性的交付,让我们的世界一点一点变得不一样。这就是我们工程师的荣耀和骄傲!

可以看出,研发出身的何庭波,一直强调的也是一种研发能力,“创造就是荣耀”,而对于是否站在台前,是否盈利并不在意。

往昔

海思的前世今生2000年差点被卖掉

海思半导体有限公司成立于2004年,其前身是创建于1991年的华为集成电路设计中心。目前,海思总部位于深圳,在北京、上海、成都、武汉、南京、东莞等地以及新加坡、韩国、日本、欧洲等地设有办事处和研发中心,拥有7000多名员工。

企查查数据显示,海思的法定代表人为华为集团董事之一徐直军。海思全资由华为技术有限公司控股,其最终的控股人是代表华为公司持股员工的工会及任正非。海思公司注册资本6亿元,经营范围包括:电子产品和通信信息产品的半导体设计、开发、销售及售后服务;相关半导体产品的代理;电子产品和通信信息产品器件和配套件的进出口业务。

深圳海思还全资持股苏州市海思半导体有限公司,何庭波本人也在上海海思技术有限公司和海思光电子有限公司中分别担任高管,后者是一家位于武汉的公司,上述企业全部由华为技术有限公司直接或间接全资持股。

数据显示,从2010年到2017年,深圳海思的营业收入增长了10倍,从30亿增长至370元,不过鉴于高额的研发投入,其毛利率一直不高。

“关于盈利能力。在盈利能力上我们挺不错的,当然和三星、苹果还有数量级差距,但这恰恰说明我们有更大的成长空间。尤其是我们的高端品牌已经开始树立起来了,在欧洲很多市场也比较成功,未来3-5年我们还会比现在好很多,我们一起努力。”何庭波这样表示。

有趣的是,任正非在谈及海思芯片的发展时表示,自己在2000年左右也很犹豫,我们曾经准备100亿美金,卖给一个美国公司,最后由于对方毁约而决定自己做,并从那时就准备好与美国交锋。

任正非说,“我们在2000年左右也很犹豫,我们曾经准备100亿美金,(把海思)卖给一个美国公司,这个合同全部签订了,所有手续都办完了,就等对方董事会批准了。我们都穿上花衣服,在沙滩上跑步,打球,等着批准,这个时候美国的董事会换届了,拒绝了这次收购,那我们就没有完成这次收购。”

他说,当时我们准备卖给美国公司以后,想的是一群中国人带着美国人去跑,后来我们问公司内部说还卖不卖,少壮派都说不卖,那我就说我们准备和美国交锋了,要做好所有一切准备,从那个时候就开始准备了。

“我们是最没有钱的公司,可怜得不能再可怜,我们交税将近是两百亿美金,我们的科技经费将近是两百亿美金,人工工资加起来也快三百亿美金,在这种情况下我们还拿出大量的钱来做事情是很艰难的,咬着牙做了这么多年,慢慢也挺过来了。”他表示,我们牺牲了个人、牺牲了家庭、牺牲了父母,就是为了一个理想,这个理想就是要站在世界的最高点。今天大家的口号是要世界第一。

在美国事件后,有人问任正非,“海思何时独立?”任正非说,永远不会独立,它就是主战部队里的“加油车”“担架队”“架桥队”,不是主战部队,怎么会独立呢?

现状

海思产品覆盖多个领域,只负责设计不能生产

据业内人士介绍,海思是一家“fabless”公司。也就是说,海思的主要能力是芯片研发与设计,没有制造业务。目前来说,海思设计的晶元,主要通过台积电等合作伙伴进行生产。在业内,英特尔等厂商是既有设计能力,又有生产制造能力,因此实力更为强劲。

这也是为何在收到美国限制令后,有人评论称,“若台积电断供最为严重”。总部位于台湾新竹市的台积电是全球最大的芯片代工制造厂。据报道,被视为华为“生存战关键一环”的台湾积体电路制造公司立刻发布了一份声明称:基于我们对当前形势的内部评估和调查,我们得出结论,目前的供货是可以维持的。未来所有晶片或技术交付将遵循调查程序,以确保遵守贸易规则。同时,华为也在社交媒体官方账号上表示,“台积电不会停止供货”。

据介绍,海思设计的产品覆盖无线网络、固定网络、数字媒体等领域的芯片及解决方案,成功应用在全球100多个国家和地区;在数字媒体领域,已推出SoC网络监控芯片及解决方案、可视电话芯片及解决方案、DVB芯片及解决方案和IPTV芯片及解决方案。

2018年,海思先后推出了麒麟、巴龙、鲲鹏、昇腾等系列芯片。尤其是巴龙5000,这款多模5G芯片被看做可以与高通、英特尔“正面刚”的杀手锏。华为巴龙5000采用的是7nm制程工艺,体积更小、集成度更高,能够在单芯片内实现2G、3G、4G和5G多种网络制式,有效降低多模间数据交换产生的时延和功耗,显著提升5G商用初期的用户体验。下载速率方面,华为巴龙5000在Sub-6GHz频段实现4.6Gbps下载速率/2.5Gbps上传速率。此后,还传出苹果想要购买华为巴龙5000芯片的传闻,不过双方都没有承认。

发力

华为几乎每一部旗舰系列手机都搭载“麒麟”芯片

可以看到,海思的产品在运营商业务、消费者业务等多个业务线都有应用,而普通消费者更多地由于华为手机搭载的麒麟处理器认识它,目前华为多款手机包括Mate系列、P系列、荣耀手机都有搭载。

2016年起,华为手机全面崛起,当时有不少文章分析华为手机为何拥有越来越高的市占率,其中都提到,华为手机的崛起,事实上依靠着背后的华为公司的研发能力和品牌形象,华为将自己在通信行业方面的特长输出给了手机硬件方面。

实际上,华为从2006年开始启动智能手机芯片的开发,搭载第一款海思自研芯片K3V1的手机系列:华为P2,华为Mate1和华为P6,都不算成功。这是因为,这款芯片的制程比较落后,与GPU的兼容也很差。因此,这几款华为手机也并不算成功。

2012年推出的海思K3V2芯片是最早真机演示、体积最小的四核处理器,成为首颗千万级规模的国产高端智能手机芯片。华为芯片真正的为人所知也是这款华为D1,它搭载的是海思K3V2芯片,性能上与当时主流的处理器如三星猎户座Exynos4412相当。

不过,“麒麟”这个代号真正出现是在4G时代。2014年,华为发布智能手机芯片麒麟Kirin920。这款芯片采用业界领先的8核big.LITTLE架构,支持TD-LTE/LTE FDD/TD-SCDMA /WCDMA/GSM共5种制式,全球率先实现LTE Cat6手机商用,支持峰值300M极速下载,性能、工艺、功耗、通信能力等各方面均达到业界领先水平。可以看出,海思的芯片与华为手机是互相成就的,这也奠定了华为手机的技术壁垒。

此后,华为几乎每一部旗舰系列的手机都搭载自家的“麒麟”芯片,比如最新的华为P30手机,就搭载了海思Kirin 麒麟980处理器。正是这块处理器,赋予了华为手机运行的流畅和拍摄强大的性能。手机与照相机在拍照方面最大的不同是,手机可以利用软件对照片进行调优,因此华为手机也有了“假月亮”事件。不过,华为也的确登顶权威手机相机评分网站DxOMark。榜单显示,华为P30 Pro在DxOMark一份“后者摄像头”的榜单中评分为112,位列第一。

任正非在介绍海思的成长时提到,海思并不是从源头开始完全创新,“给别人缴纳了大量知识产权费用,有些是签订了交叉许可协议,有些协议是永久授权的,你中有我,我中有你,在别人的基础上形成了我们自己的创新。”

亮点

大半电视品牌都用上了海思的芯片

实际上,在智能手机芯片,海思只是“内供”,但是在智能电视、视频安防方面,华为早已实现对外销售。

在智能电视方面,海思向包括夏普、海信、康佳在内的多个品牌提供芯片。例如,2018年底的数据显示,在夏普最新的21款电视中,就有15款使用了华为海思芯片,另外6款为台湾晨星的芯片。

在2010年以前,在视频、电视机领域的芯片中95%来源于进口,因为国产的芯片稳定性还不好。不过到了2017年,华为就成了视频芯片领域的佼佼者。当时,华为海思占领了国内一半以上市场,其研发的自主超高清智能电视核心芯片,2016年出货量近1000万颗,已进入国内六大彩电厂商供应链。华为海思相关负责人介绍,其视频编解码芯片系统非常全面,从65纳米的3518A到28纳米的3519,芯片产品囊括了消费市场、商业市场和行业市场,分辨率从D1到最新的4K,帧率高达60fps。

除了电视外,全球视频安防的芯片也有超过一半来自华为海思。2017年,海思在安防领域的芯片出货量已达5亿。有业内人士介绍称,从技术上讲,海思芯片采用了一种特殊的设计架构,以减少底层运算对CPU资源的消耗,这种硬化的算子可以承载各种视觉算法,而最新一代的海思芯片,已经有超过100个算子。图像质量更好、噪点更低、产生的数据更小。

聚焦

海思员工平均工资16500元,内部认为“不算高”

招聘网站的数据显示,海思员工的平均工资在月薪16500元左右,高于芯片行业人才平均月薪10420元。

一位去年拿到华为海思公司录用通知书的员工对北青报记者表示,“我是博士毕业,薪资是单独谈的,公司给我月薪在2万元左右,加上年终奖,年薪可能在40万元左右。”他说,“不过,本科生硕士生就远不及这个数字,他们的入职年薪大概在10到20万元左右,级别也比较低。”

有华为公司员工向北青报记者评价称,内部不少员工认为海思的薪资在公司内部不算高,“这一部门的薪资可能为华为其他一级部门同级别员工的70%-80%。”而究其原因,则是因为“可能是海思的产品不外售,毕竟不直接产生收益,更像是内部供应商,这样他们的收入来源就是从其他部门分钱。而且研发投入很大,所以能拿来分的钱就少了。”

华为公布的财报显示,2018年,华为在研发方面的费用达到了1015亿元,这个数字占到了总收入的14.1%。这也让华为位列欧盟发布的2018年工业研发投资排行榜中第五位。在近十年时间中华为投入在研发方面的总费用达到了4800亿元人民币。

而在美国的限制令后,海思也在加大人力投入。5月21日,海思发布一则社会招聘信息。招募岗位涵盖芯片、软件、算法、研究、光器件、存储等方向的工程师,共发布了28个招聘岗位。工作地点包括深圳、上海、北京、成都、武汉、西安、杭州、南京、苏州和东莞等地。

其中“射频芯片设计工程师”格外引人注目。该职位的职责为“负责具有业界领先水平的射频/模拟芯片电路设计工作;承担高频毫米波/中端/基站/WiFi/光电等射频芯片系统设计、射频芯片电路设计;承担射频芯片验证、射频芯片工艺、建模、可靠性等相关工作。”此前,有券商的研报就指出,对于华为来说,射频芯片是目前形势最为严重的领域之一:目前全球射频芯片龙头Avago、Qorvo、Skyworks、Macom以及核心材料龙头CREE、II-VI等均为美系厂商,不管是智能手机的前端模块(FEM)还是基站中的PA、Switch,美系厂商都占据绝对领先地位。因此,射频芯片人才是至关重要的。

展望

海思在全球半导体行业中排名不高但增速很快

虽然目前从全球排名来看,海思与其他传统半导体厂商还是有一定差距的,但是海思的增速很快。

5月17日,研究调查机构IC Insights的数据显示,2019年第一季度,英特尔超越三星,重新成为半导体第一大厂商,而华为旗下海思增长最快,营收达17.55亿美元,同比增长41%,全球排名猛涨11位,成为首家大陆科技企业进入全球半导体公司排名前15的公司。

另一调查机构Gartner的关于全球半导体厂商2018年收入的数据显示,三星电子、英特尔、SK海力士等十家公司位于全球前三大厂商,其次是高通等,海思位于“其他”范畴。

栏目主编:张武 文字编辑:房颖 题图来源:ic photo 图片编辑:徐佳敏

硬核国产EDA,已跨入智算创新时代

在算力即国力的智算时代,算力芯片设计规模和复杂度大幅提升,封装、工艺和系统设计也都面临着前所未有的挑战。尤其恰逢日益激烈的竞争态势、日趋严苛的投资环境以及风险剧增的地缘政治带来的叠加影响,国产EDA面临着多重且紧迫的时代考题。与此同时,EDA行业自身的特点也带来了诸多挑战,如较高的技术壁垒、专家人才的紧缺以及实际部署的迭代演进等。

为此,本土EDA从业者也正在思考,如何能将国产EDA工具推向先进水平,并在国际竞争中占据一席之地。特别是在以人工智能驱动的智算时代科技比拼的当下,EDA工具对于支撑中国智算时代驱动的集成电路产业发展至关重要。

面对这些挑战,国产EDA需要持之以恒的攻坚,则无旁骛的专注技术创新,坚持以客户为中心,加速产品迭代,以应对变化并抓住机遇。

智能时代,对国产EDA提出新需求

生成式AI引爆了智算产业的高速扩张,算力已成为数字时代的关键源动力,也是国家科技实力的基石与体现。智算系统中,芯片为整个架构提供算力基础支撑,每一次大模型的训练和推理参数量正在呈现指数级增长,带动着作为算力基础设施的算力芯片GPU和CPU芯片爆发式的自主化需求。同时,智算领域为芯片设计也带来了多重挑战,芯片的复杂度呈现大幅的提升,严苛的面世时间要求设计和验证工作更加准确而高效,对系统级设计及软硬件协同的要求也更为复杂。这些新的挑战颠覆了既往的传统芯片设计方法,同时持续推升EDA工具研发的复杂度。

以GPU、AI芯片为主的智能算力,效率更高,满足大量数据的并发处理需求,采用400G/800G高带宽,低延迟的网络,支持大量数据传输。同时海量算力需求依托 AI 服务器,增配高算力 GPU 芯片。在系统级,PCB 作为算力芯片基座与信号传输通道,对服务器性能提升至关重要。

智算时代的爆发对国产EDA的支撑提出了严苛的时间表,时不我待。为了迎接智算时代带来的高需求推动力,国产超算/智算芯片行业面临着设计、工具与制造多重限制,以及复杂的系统的应用软硬件需求,和非常严苛的产品面世时间。中国芯片设计领域对EDA的需求已经不同于往日, 如何破局给整个产业链带来了全新的挑战,国产EDA产业作为芯片行业的核心环节,既面临严峻挑战,也迎来了巨大发展机遇和广阔成长空间。

以上种种因素,都驱动着中国高端数字芯片设计面临三个迫切的需求:第一、毫无疑问的国产EDA工具问题;第二、系统级上改善芯片性能,以及解决软硬件协同的挑战,从更早期的阶段开始系统联动设计的考量;第三,更好的支撑国内数字大芯片客户的需求,包括芯粒(Chiplet)时代所带来的最新高速接口IP和系统级设计工具等领域。

作为国内领先的集成电路设计EDA及工业软件企业,上海合见工业软件集团有限公司(简称“合见工软”)以三年推出20余款产品的创新速度、硬核的技术实力获得了国内集成电路行业的广泛认可。公司在回答时代给予的考题的同时,也引领了产业发展、技术创新和生态完善的国产EDA新态势。合见工软的创新战略,也从解决关键卡脖子问题,提升为打造技术领先优势,对标国际垄断产品性能,以应对目前智算大芯片所带来的技术挑战,提供高水平的数字芯片EDA及IP解决方案。

9月24日,在IDAS 2024设计自动化产业峰会期间隆重召开了“2024合见工软年度新产品发布会”,会上重磅发布了多款国产自主自研EDA及IP产品,其中多项产品技术达到了国际先进性能水平,为中国本土EDA技术突破提供了强大的推动力。

EDA和IP齐发,11款产品震撼亮相

在本次发布会上,合见工软发布的产品包括国产硬件仿真器中首台可扩展至460亿逻辑门设计的硬件仿真平台UVHP、新一代单系统先进原型验证平台、DFT全流程平台、电子系统设计工具和五款高速接口IP产品在内的11款创新产品。

此次一年一度的产品发布,正是合见工软坚守初心、识势而为、多措并举的扎实发展道路的体现。合见工软针对大规模算力集群高速发展给数字大芯片设计带来的多重挑战,发布了多个创新产品以供应对,包括算力主芯片方案、存储方案、互联方案和系统方案。

EDA²副理事长、深圳市海思半导体有限公司CIO刁焱秋,清华大学、复旦大学、上海大学等学界代表,以及知名半导体公司高管及客户共计超过400位代表,共同出席了合见工软新产品发布会。

发布会上,合见工软董事长潘建岳先生作开幕致辞,EDA²副理事长刁焱秋先生进行特邀致辞。合见工软董事长潘建岳先生表示,合见工软以世界级EDA公司为远景,目标为中国集成电路行业提供国际领先水平的创新EDA工具,契合国家加快发展新质生产力的重要要求。纵览历史,EDA发展始终走在集成电路行业的最前端,引领创新。从创立伊始,合见工软始终以产品技术为核心,保持着闭关研发、夯实基础,几年间合见工软已从一家初创企业,发展为国内数字芯片EDA的领导企业,同时更跨越到系统级和IP多个领域,推出的EDA及IP产品以迭代到具有全球竞争力为目标。目前合见工软成为国内首家可以为数字大芯片设计提供“EDA+IP+系统级”联合解决方案的供应商,刷新了EDA研发的中国速度,引领了国产EDA创新时代。潘建岳强调,合见工软一路走来得到了很多用户及合作伙伴的支持,未来合见工软将继续保持技术攻坚和产品创新,助力国内集成电路设计企业乃至全球产业的进步。

本次发布会的重磅环节是由合见工软首席技术官贺培鑫先生带领的合见工软技术专家团队发布EDA创新趋势和全新的十一款产品。这些产品覆盖了数字前端、数字后端、系统级和接口IP多个领域。面对全球掀起的AI算力中心竞赛,我国也在大力规划数据中心算力集群,智算中心建设为芯片设计和系统带来了更为复杂和紧迫的挑战,CTO贺培鑫先生阐释了EDA技术的发展趋势和合见工软的创新战略布局。

具体而言,合见工软本次发布的十一款创新产品如下所示:

数字验证全新硬件平台:

数据中心级全场景超大容量硬件仿真加速验证平台UniVista Hyperscale Emulator(简称“UVHP”)全新一代商用级、单系统先进原型验证平台PHINE DESIGN Advanced Solo Prototyping(简称“PD-AS”)

数字实现EDA工具:国产自主知识产权的可测性设计(DFT)全流程平台UniVista Tespert:

高效缺陷诊断软件工具UniVista Tespert DIAG高效的存储单元内建自测试软件工具UniVista Tespert MBIST

PCB板级设计工具:新一代电子系统设计平台UniVista Archer

一体化PCB设计环境UniVista Archer PCB板级系统电路原理设计输入环境UniVista Archer Schematic

全国产自主知识产权高速接口IP解决方案:

UniVista UCIe IP——突破互联边界、下一代Chiplet集成创新的全国产UCIe IP解决方案UniVista HBM3/E IP——拓展大算力新应用、加速存算一体化的全国产HBM3/E IP解决方案UniVista DDR5 IP——突破数据访问瓶颈、灵活适配多元应用需求的全国产DDR5 IP解决方案UniVista LPDDR5 IP——大容量高速率低功耗的全国产LPDDR5 IP解决方案UniVista RDMA IP——助力智算万卡互联、200G和400G高性能的全国产RDMA IP解决方案

合见工软自成立以来一直以国际先进水平为目标,多产品线并行研发,在数字芯片EDA技术达到创新引领的同时,在技术更为领先、挑战更复杂的数字芯片设计和验证领域已有多项创新成果,填补了部分国产EDA工具关键点的技术空白,展现了合见工软强大的研发实力和对客户的支持能力。特别是在IP领域实现快速覆盖,现已成为国内首家同时布局EDA+IP,并已得到多家商业客户的成功流片,数百家客户的商业部署。

全场景验证硬件系统彰显自主创新力

AI智算、HPC超算、AD/ADAS智驾、5G、以及超大规模网络等应用领域,正推动芯片设计的规模、功能集成度和软硬件系统级复杂度大幅提升。这对验证工具的能力提出了更高要求,并带来了多样化场景验证的挑战。验证工具除了必须为芯片设计开发提供更快速准确的编译和更高效的调试能力外,还必须具备更灵活、更统一的全场景验证平台。这不仅可提升故障纠错效率和验证吞吐量,还能降低大规模复杂芯片流片的风险,并为软硬件协同仿真验证提供强大的数字孪生能力。

合见工软宣布推出数据中心级全场景超大容量硬件仿真加速验证平台UniVista Hyperscale Emulator(简称“UVHP”),为国产自研硬件仿真器中首台可扩展至460亿逻辑门设计的产品,并支持多系统进一步扩展,可大幅提升仿真验证效率,缩短超大规模芯片的仿真验证周期。 超大容量硬件仿真加速平台UVHP基于合见工软自主研发的新一代专有硬件仿真架构,采用先进的商用FPGA芯片、独创的高效能RTL综合工具UVSyn、智能化全自动编译器,以及丰富的高低速接口和存储模型方案,为超大规模ASIC/SOC的仿真验证提供强大支持。

合见工软全新推出的硬件仿真加速验证平台UVHP,达成了国产自研硬件仿真加速平台的能效和容量新高度。该平台将硬件仿真系统的算力提升至数据中心级别,系统规模支持1.6亿门到460亿门可调,是目前国产同类产品中容量最大的,同时其性能可对标国际先进产品。全场景验证模式包括纯硬件环境、XTOR和Hybrid等多种方案,为芯片系统级软硬件协同设计及验证提供了强大的算力支撑。

客户评价:

燧原科技COO张亚林表示: “我们与合见工软是长期的战略合作伙伴。在我们之前的算力芯片项目中,合见工软的UVHS双模工具作为主要验证平台,凭借出色性能和全面的智算解决方案,大幅提升了我们AI软件算法的开发效率,获得工程团队的一致好评。我们一直期望合见工软推出更高集成度的大容量硬件加速器,如今UVHP平台的问世,填补了国产商用硬件加速器在千片FPGA规模级别的空白。我们期待UVHP以及其配套虚拟平台和hybrid方案在未来项目中的表现,会继续与合见工软携手,共同推动国产算力平台的发展。”

国内首发!创新商用级单系统先进原型验证平台

FPGA原型验证平台能够实现更快的软件运行速度,大幅缩短软件运行时间和验证迭代周期,同时也使得软硬件协同数字孪生设计开发成为可能,助力加速芯片上市。随着用户设计的复杂度、灵活度等需求的挑战不断涌现,芯片验证亟需更大规模且兼具灵活性、易用性及更高性能的单系统原型验证平台。

合见工软推出全新一代商用级、单系统先进原型验证平台PHINE DESIGN Advanced Solo Prototyping(简称“PD-AS”), 搭载AMD新一代超大自适应SoC——AMD Versal™ Premium VP1902 Adaptive SoC,采用先进工艺,整体设备性能提升两倍以上,并配套灵活便捷的操作界面、丰富多种的接口方案,可覆盖更大规模的芯片验证场景,将广泛应用于5G-WIFI通讯、智算、AIoT、智能汽车、RF-导航、RSIC-V IP、VR/AR等行业领域。

客户评价:

赛昉科技董事长兼CEO徐滔表示: “在开发和验证过程中,效率至关重要。赛昉科技通过先进的设计环境,能够快速定制符合客户需求的CPU,而验证和软件验证是确保质量的关键环节。客户对高质量产品的期望,促使我们对所有RISC-V IP进行全面的验证工作,包括功能验证、回归测试以及整个软件栈的验证。为此,我们借助合见工软单系统先进原型验证平台PD-AS系列1902平台和全场景验证硬件系统UVHS开展这些任务。前者用于单核和双核的开发,后者则适用于规模更大的四核以上系统。通过这些平台,赛昉每天能够执行数万亿次周期,大大提升了开发过程中的验证效率和问题识别速度。

随着产品复杂度和规模的不断提升,合见工软超大容量硬件仿真加速验证平台UVHP将持续支持赛昉未来的项目开发。UVHP卓越的性能和RTL调试能力,将帮助赛昉在更复杂的设计中实现快速验证和调试,加速复杂RISC-V核心的开发流程。”

合见工软全新一代PD-AS原型验证平台,可用于SoC、IP等芯片验证领域,适配各种验证场景需求,缩减测试进程,加快芯片面市,平台具有更大容量,等效逻辑门数约1亿门,比起上一代产品扩大了两倍以上;更快的速度及更丰富的接口扩展方案,覆盖了尽可能多的应用场景。

自研DFT全流程平台,助力半导体测试迈向新高度

为了满足人工智能、数据中心、自动驾驶等场景对大算力的需求,芯片尺寸和规模越来越大,单芯片晶体管多达百亿甚至千亿级别。同时,高阶工艺和先进封装如Chiplet等技术的应用,也大大增加了芯片的集成度与复杂度,设计与制造过程中芯片出现故障的几率大幅提升,对芯片测试DFT解决方案也提出了更高的要求。需要快速精准地发现故障,修复或者避开故障从而提升良率。同时需要进一步提升测试覆盖率,将一些测试流程左移,以减少缺陷逃逸率,避免增加成本或延误产品上市时间。

合见工软宣布推出国产自主知识产权的可测性设计(DFT)全流程平台UniVista Tespert。 该平台集成了一系列高效工具,包括最新推出的高效缺陷诊断软件工具UniVista Tespert DIAG、高效的存储单元内建自测试软件工具UniVista Tespert MBIST,以及合见工软此前推出的测试向量自动生成工具UniVista Tespert ATPG。UniVista Tespert致力于为工程师提供更高效、更高质量的完整芯片测试平台化工具,满足现代芯片设计复杂度和封装技术挑战,助力客户提升产品质量和市场竞争力。

最新推出的UniVista Tespert DIAG是一款创新高效的缺陷诊断软件工具, 自主研发了高效准确的诊断引擎,采用新一代数据结构,支持压缩和非压缩的测试向量诊断技术。其图形化界面提供了缺陷全景对照,帮助工程师快速定位和解决系统性缺陷,大幅提升芯片测试效率,加速产品上市时间。

同时推出的UniVista Tespert MBIST是一款先进存储单元自测试工具, 集成了先进的IJTAG接口协议,提供直观易用的图形界面,支持多种测试算法和灵活的设计规则检查引擎。通过UVTespert Shell自动化平台,它有效提高了测试设置的效率和可靠性,特别针对先进工艺如FinFET进行了优化,为客户提供了全面的存储单元测试解决方案。

客户评价:

类比半导体高级总监王海金表示: “合见工软DFT全流程平台UniVista Tespert为我们在测试领域提供了全面的解决方案,极大地提升了我们的产品测试效率和可靠性。更值得一提的是,UniVista Tespert DIAG的图形化界面和高效的诊断引擎让我们能够更快速地定位和解决芯片缺陷,这对我们的项目进展至关重要。类比半导体作为模拟及数模混合芯片和解决方案供应商,专注于汽车智能驱动、线性产品、数据转换器等领域的芯片设计,产品主要面向工业和汽车等市场。与合见工软的深化合作,将帮助类比致力于为客户提供高品质芯片,为世界科技化和智能化发展提供底层的芯片支持。”

青芯半导体科技(上海)有限公司DFT技术总监吕寅鹏表示: “合见工软UniVista Tespert平台为我们提供了强大的DFT工具,帮助我们应对复杂芯片设计和测试的挑战,提高了产品质量和市场竞争力。我们在使用UniVista Tespert MBIST时,发现该工具对存储单元的测试管理非常有力,为我们的芯片设计团队提供了更多的设计自由度。我们相信这款工具能够得到更多的广泛应用,为芯片制造业带来更加精准、高效的解决方案。”

UniVista Tespert是合见工软更广泛的数字实现EDA产品组合的重要产品之一,目前已经实现了在汽车电子、高阶工艺芯片等领域的国内头部IC企业中的成功部署,应用于超过50多个不同类型芯片测试。

HBM3e领衔,完整IP组合打造大算力芯片强力引擎

合见工软宣布推出五款全新全国产自主知识产权高速接口IP解决方案,为用户提供了创新、高可靠性、高性能的网络IP、存储IP及Chiplet接口IP解决方案,应对智算时代所带来的网络互联、先进封装集成、高数据吞吐量等诸多挑战。

UniVista UCIe IP——突破互联边界、下一代Chiplet集成创新的全国产UCIe IP解决方案

随着各类前沿高性能应用对算力、内存容量、存储速度和高效互连的需求持续攀升,传统大芯片架构的设计和能力越来越难以及时满足这些需求。Chiplet集成技术的出现开辟了一条切实可行的路径,使得各个厂商能够在芯片性能、成本控制、能耗降低和设计复杂性等方面实现新的突破。

作为Chiplet集成的关键标准之一,UCIe以开放、灵活、高性能的设计框架为核心,实现了采用不同工艺和制程的芯粒之间的无缝互连和互通。通过统一的接口和协议,UCIe可大幅降低同构和异构芯粒集成的设计复杂度,使设计人员能够更加专注于各个芯粒的功能实现和优化,从而加速产品开发进程。

UniVista UCIe IP产品已在智算、自动驾驶、AI等领域的知名客户的实际项目中得到广泛应用和验证,在真实场景中展现出卓越的性能表现和稳定可靠的品质。合见工软UCIe IP先进制程测试芯片现已成功流片,成为IP领域第二个经由硬件验证过的先进制程UCIe IP产品。

随着智能计算领域的高速发展,数据中心已逐步升级为智算中心,其中高性能计算芯片也已从CPU/DPU过渡到AI/GPU等大算力芯片。为了充分发挥大算力芯片的性能,大容量、高带宽、高速率、低功耗的内存解决方案成为了重要的发展方向。在大算力场景下,内存容量或带宽的限制会导致访存时延高、效率低,严重制约算力芯片性能的发挥。此外,随着数据传输速率的持续提升,芯片不仅需要保证高数据吞吐量,同时还必须兼顾低功耗,这已成为架构设计的关键重点关注点之一。

为保障芯片的高性能、低功耗,应对AI、ML、HPC等应用场景的发展,合见工软推出全国产Memory接口解决方案,包括:

UniVista HBM3/E IP——拓展大算力新应用、加速存算一体化的全国产HBM3/E IP解决方案

UniVista HBM3/E IP包括HBM3/E内存控制器、物理层接口(PHY)和验证平台,采用低功耗接口和创新的时钟架构,实现了更高的总体吞吐量和更优的每瓦带宽效率,可帮助芯片设计人员实现超小PHY面积的同时支持最高9.6 Gbps的数据速率,解决各类前沿应用对数据吞吐量和访问延迟要求严苛的场景需求问题,可广泛应用于以AI/机器学习应用为代表的数据与计算密集型SoC等多类芯片设计中,已实现在AI/ML、数据中心和HPC等领域的国内头部IC企业中的成功部署应用。

UniVista DDR5 IP——突破数据访问瓶颈、灵活适配多元应用需求的全国产DDR5 IP解决方案

UniVista DDR5 IP包括DDR5内存控制器、物理层接口(PHY)和验证平台,采用先进的设计架构和优化技术,经过严苛的实际应用场景验证和深度评估,可帮助芯片设计人员实现高达8800 Mbps的数据传输速率,支持单个最高64 Gb容量的内存颗粒,256 GB容量的DIMM并集成ECC功能,解决企业级服务器、云计算、大数据等应用领域对高可靠性、高密度和低延迟内存方案的场景需求问题,可广泛应用于数据中心/服务器、高端消费电子SoC 等多类芯片设计中,已实现在云服务、消费电子、服务器/工作站等领域的国内头部IC企业中的成功部署应用。

UniVista LPDDR5 IP——大容量、高速率、低功耗的全国产LPDDR5 IP解决方案

UniVista LPDDR5 IP包括LPDDR5内存控制器、物理层接口(PHY)和验证平台,采用优化的设计架构,经过多种实际应用场景验证和评估,可帮助芯片设计人员实现高达8533 Mbps的数据传输速率,支持单个最高32 Gb容量的内存颗粒,并集成ECC功能,解决移动设备、IoT、汽车电子等应用领域对高性能、低功耗和小尺寸内存方案的场景需求问题,可广泛应用于移动设备、IoT和汽车电子SoC等多类芯片设计中,已实现在移动设备和IoT等领域的国内头部IC企业中的成功部署应用。

AI大模型时代,算力集群进行的分布式训练,节点间的通信消耗巨大,这使得通信网络成为了制约大模型训练效率的关键因素。除了训练芯片,推理芯片比以往需要更大规模的组网完成更大token的运算。组网规模、网络性能和可靠性等方面正在成为制约算力集群效率的突出问题。越来越多的芯片正通过基于以太网交换机的RoCEv2网络实现超大规模组网方案。为了保证大算力芯片能拥有完善的网络性能,在设计和验证网络功能上给众多AI芯片公司提出了新的挑战。

合见工软全新推出国内领先的高带宽、低延迟、高可靠性的智算网络IP解决方案UniVista RDMA IP,助力智算万卡集群,主要功能包括支持200G、400G带宽的完整RoCEv2传输层、网络层、链路层、物理编码层,可帮助芯片设计人员实现快速的RDMA功能集成,解决智算芯片的高带宽需求问题,可广泛应用于AI、GPU、DPU等多类芯片设计中,相比于传统25G/50G RDMA互联方案,性能更领先,已实现在AI和GPU等领域的国内头部IC企业中的成功部署应用。

UniVista RDMA IP——助力智算万卡互联、200G和400G高性能的全国产RDMA IP解决方案。 UniVista RDMA IP的四大优势包括:

更高的带宽利用率:支持超频点应用,比标准以太网提供多10%的带宽;支持灵活支持可配置报文头,包括可配置前导码、IPG、MAC帧头;支持超长报文,报文长度最高可达32K bytes。更高的可靠性:支持RDMA的传输层的端到端重传,重传完成时间达到10us量级;提供基于以太网MAC层的端到端重传,重传完成时间达到us量级;支持以太网PHY层的点到点重传,重传完成时间达到100ns量级。更灵活的组网方式:支持基于以太网PHY层协议的点到点直连;支持以太网PHY配置1拆2、1拆4,灵活支持8卡、16卡、32卡全互联;RDMA QP数量,WQE数量可配置,与直连协议可切换。更低的延迟:优化FEC低延迟模式,在已有的RS272算法上进一步降低FEC的解码延迟;提供PAXI直连模式,通过以太网物理层实现C2C连接,降低延迟;简化UDP/IP以及MAC层协议,提供简化包头模式。

合见工软的高速接口IP解决方案已实现了国产化技术突破,引领智算、HPC、通信、自动驾驶、工业物联网等领域大算力芯片的性能突破及爆发式发展。

解决高速、多层PCB设计挑战:国产首款高端大规模PCB设计平台

随着电子系统技术的不断发展,产品的核心功能极大程度地依赖于高性能大规模集成电路实现,大规模、高性能集成电路的广泛应用,将电子系统的信号种类、数量、系统互连关系变得异常复杂。要实现复杂系统的精确描述,以确保电子系统设计的正确性与可靠性,对PCB及原理图设计方法与流程的更新换代提出了更严苛的要求,大规模、小型化、高密度、高速率已经成为板级系统的重要发展趋势。UniVista Archer平台是首款国产自主自研的高性能大规模PCB和原理图设计工具,支持的PCB设计规模已达到国内先进水平,能够实现更高密度的布局布线,并保障更快的软件运行速度,助力更智能化电子系统产品的发展。

合见工软宣布推出新一代电子系统设计平台UniVista Archer,作为自主知识产权的国产首款高端大规模PCB设计平台,满足日益复杂的电子系统设计需求,解决高速、多层PCB设计中带来的设计与仿真挑战, 为电子系统和PCB板级设计工程师带来更高的性能与可靠性,并支持客户历史设计数据导入,易学易用。UniVista Archer平台包括领先的一体化PCB设计环境UniVista Archer PCB和板级系统电路原理设计输入环境UniVista Archer Schematic两款产品,采用全新的先进数据架构,部分产品性能大幅提升,精准洞察用户的需求习惯,大幅提升用户体验,满足用户的复杂功能需求,为现代复杂电子系统提供一体化的智能设计环境。

客户评价:

华勤通讯技术有限公司高级副总裁吴振海表示: “合见工软UniVista Archer PCB 、UniVista Archer Schematic产品在我们多个产品线进行了设计、验证。在使用合见工软的工具设计周期中,设计数据精准,符合我们公司的设计要求。另外合见工软的PCB工具支持导入行业内主流的PCB设计数据,其导入数据的完整性和还原度也非常优秀。除了产品本身,合见工软技术团队的支持力度和响应速度,让我们充分感受到EDA工具本土化的优势。”

合见工软现可提供覆盖“元器件库+数据管理+流程管理+设计工具”的电子系统级EDA的全流程解决方案。在系统级EDA工具的高端市场上,全面展示了合见工软公司产品的竞争。

关于合见工软

上海合见工业软件集团有限公司(简称“合见工软”)作为自主创新的高性能工业软件及解决方案提供商,以EDA(电子设计自动化,Electronic Design Automation)领域为首先突破方向,致力于帮助半导体芯片企业解决在创新与发展过程中所面临的严峻挑战和关键问题,并成为他们值得信赖的合作伙伴。

了解更多详情,请访问:www.univista-isg.com

相关问答

华为海思芯片股票代码是什么?-股票知识问答-我爱卡

[回答]截止2021年6月28日,华为海思还没有上市,所以没有相应的股票代码。该公司全名叫做深圳市海思半导体有限公司,母公司是华为,所以又简称为华为海思,成...

海思是干什么的?

1、海思公司的全称是:海思半导体有限公司。它成立于2004年10月,前身是创建于1991年的华为集成电路设计中心。海思公司总部位于深圳,在北京、上海、美国硅谷和...

海思半导体股票代码?

海思半导体海思半导体是一家半导体公司,海思半导体有限公司成立于2004年10月,前身是创建于1991年的华为集成电路设计中心。海思公司总部位于深圳,在北京、上...

海思半导体也是属于华为吗?

海思半导体(HiSilicon)是华为公司的全资子公司,专门从事芯片研发和设计业务。虽然隶属于华为集团,但海思半导体实际上运作较为独立,有自己的产品线和研发团队...

海思是华为的吗?

1是的,海思是华为旗下的芯片设计公司。2华为在芯片领域的发展一直备受关注,海思作为华为自主研发的芯片品牌,在手机、物联网等领域具有广泛的应用。3近年来...

海思半导体独立于华为之外了吗?

虽然海思半导体是由华为创立的,但它是一个独立的子公司,拥有自己的研发团队和经营管理模式。海思半导体的业务范围不仅局限于华为,还向其他客户提供芯片解决方...

半导体行业排名前十的上市公司?

半导体是一种应用范围非常广泛的材料,它是一种在导体和绝缘体之间的材料,许多地方都需要用到半导体材料,比如说集成电路、消费电子和通信系统等等,可以说科技...

海思跟华为有什么关系,是不是就是两家公司?

1、海思公司的全称是:海思半导体有限公司。它成立于2004年10月,前身是创建于1991年的华为集成电路设计中心。海思公司总部位于深圳,在北京、上海、美国硅谷和...

海思半导体上市了吗?

截至2023年9月1日11:16:05,海思半导体尚未上市。海思半导体是华为旗下的芯片设计公司,专注于手机芯片和网络通信芯片的研发和生产。虽然海思半导体在全球市场...

十大系统集成公司?

全国集成公司十强是:1.深圳市海思半导体有限公司2.深圳豪威科技集团股份有限公司3.北京智芯微电子科技有限公司4.华大半导体有限公司5.格科微电子(上海)...