普冉半导体 普冉股份申请带隙基准电路及芯片专利,达到所有工艺角下基准电压建立无过冲和能够快速建立的目的

小编 2024-11-23 开发者社区 23 0

普冉股份申请带隙基准电路及芯片专利,达到所有工艺角下基准电压建立无过冲和能够快速建立的目的

金融界 2024 年 8 月 4 日消息,天眼查知识产权信息显示,普冉半导体(上海)股份有限公司申请一项名为“带隙基准电路及芯片“,公开号 CN202410259620.0,申请日期为 2024 年 3 月。

专利摘要显示,本发明公开了一种带隙基准电路,采用新型下冲带隙基准电路与传统上冲带隙基准电路在瞬态建立期间互补对冲的方式,通过下冲带隙基准电路额外产生一个启动阶段下冲的下冲基准电压,让传统上冲带隙基准电路产生的上冲基准电与下冲基准电压叠加输出带隙基准电压,较好的调和了高压快工艺角过冲与低压慢工艺角建立过缓的矛盾,既抵消了高压快工艺角的过冲电压,又加快了低压慢工艺角的建立速度,达到所有工艺角下基准电压建立无过冲和能够快速建立的目的,进而提高了基准电压瞬态建立特性的工艺健壮性。本发明还公开了一种包括所述带隙基准电路的存储芯片。

本文源自金融界

普冉股份申请芯片测试相关专利,实现对待测试芯片高速性能测试

金融界 2024 年 8 月 4 日消息,天眼查知识产权信息显示,普冉半导体(上海)股份有限公司申请一项名为“芯片测试方法、装置、测试机及存储介质“,公开号 CN202410521043.8,申请日期为 2024 年 4 月。

专利摘要显示,本发明的实施例提供一种芯片测试方法、装置、测试机及存储介质,涉及芯片测试技术领域。该方法通过向待测试芯片输入信号周期小于由测试机上部署的Pattern确定的时钟信号的周期的自由时钟信号,使待测试芯片的SI输入管脚被输入预设SI信号后,待测试芯片的SO输出管脚在自由时钟信号的每个信号周期内均输出预设大小的数据,并对SO输出管脚在自由时钟信号的每个信号周期内输出的数据均进行采样,利用得到采样比对数据确定待测试芯片的测试结果,从而实现对待测试芯片高速性能测试。

本文源自金融界

相关问答

普冉半导体 好不好?

普冉半导体是一家中国的半导体公司,主要从事芯片设计和制造业务。公司成立于2011年,总部位于北京,拥有多项自主创新技术,致力于为客户提供高品质的半导体产品...

兆易创新是科创板股票吗?

兆易创新是科创板股票,是中国科技创新板块的代表企业之一。该公司于2019年7月22日在上海证券交易所科创板上市,股票代码为688039。兆易创新是一家专注于嵌入...