半导体制程 小白也能看懂 半导体制程工艺生产的秘密

小编 2024-11-23 垂直应用 23 0

小白也能看懂 半导体制程工艺生产的秘密

  昨天三星宣布全新的 10nm LPP 工艺已经投产了,而 LPP 工艺相比骁龙835使用的 LPE 工艺,性能提升了10%,功耗下降了15%。但作为一个辣鸡小编,其实我是看不太懂的,都是10nm制程,怎么还能提升性能呢?这些 LPP、LPE 都是指的什么,还有之前看到的 FinFET 这些词又都指的什么?相信和小编有同样疑问的读者不在少数,索性今天我们就来刨根问底一番,看看现在火热的半导体究竟有哪些秘密。

  制程的秘密:多少nm很重要吗?

  摩尔定律大家肯定都知道:每过18个月,单位面积上的晶体管数量增加一倍嘛!然而多年来半导体制程从65nm到32nm,再到28nm,还有近两年的14nm、16nm和10nm,感觉也没什么规律啊!这里我们就需要认识一下尺寸的计算方式,以及“半代升级”和“整代升级”的概念了。

  首先,单位面积内晶体管数量翻倍并不意味着制程就要缩小一半,缩小一半的话单位面积晶体管数量不就翻4倍吗?所以如果要保证两倍的成长,那么整代升级应该乘以0.7。所以从14nm 到10nm,以及后面从10nm 到7nm,都是遵循了摩尔定律的整代升级。

  但是在几年以前,我们却经历过一段“半代升级”的风潮,打破了0.7的规律。在 40nm 前后几年,正好是存储器需求飞速发展的时间段,考虑到0.9倍的制程升级就能将闪存容量提升1.24倍,且0.9倍的升级技术简单,半年就能完成,所以不少代工厂开始“半代升级”制程来帮助 NAND 闪存厂商抢占市场。

  正常来说制程升级应该是45nm—32nm—22nm—14nm—10nm,也就是经典的Tick Tock。但是台积电当年在 45nm 之后却推出40nm,这也迫使英特尔和三星等厂商打破了规律,在2010年前后启用了 NAND 专属的 35nm 制程(有趣的是华为海思四核也用了35nm 制程)。而鸡贼的台积电后来又跳到 28nm,抢占制程高地,这显然让英特尔和三星很不开心,所以后期三星和英特尔都回到了正常的升级策略,并且从那以后,英特尔就一直对半代升级嗤之以鼻(恼羞成怒)。

  而台积电在坚持了 20nm 和 16nm 两代之后,也主动回到了 10nm 的正轨。原因非常简单,因为 NAND 颗粒并不是制程越小性能越好,20nm 之后就会发生严重的电子干扰,所以在 20nm 制程后,各大厂商都转向了3D NAND 技术(如果大家对闪存有兴趣我们今后也可以科普),再往后大家也不在 NAND 的制程上较劲了。

  工艺的秘密:这些字母其实很好懂

  至于后缀的那些英文其实也不难理解,比如 FinFET 工艺(注意哦,多少纳米叫制程,而后缀指的是工艺),这一工艺最早由英特尔在22nm 制程时提出,而现在英特尔、台积电和三星都用的 FinFET 。

  因为制程中 22nm 是指每个晶体管中两个栅极之间的距离,所以 22nm 并不是指晶体管尺寸,一般一个 22nm 制程的晶体管尺寸高达 90nm ,而栅极间距越小电子流动的时间就越短,所以性能就提升了。但是随着栅极距离越来越小,绝缘效果就会下降导致漏电,所以每经过几代制程升级,就需要有一次工艺升级来解决这个问题。FinFET 之前已经有过High-K、HKMG 等工艺了,而 FinFET 之后,我们还会见证 FD-SOI 、GAA的竞争。

  至于 FinFET 的原理,它的全称是“鳍式场效晶体管”,简单说来就是讲栅极之间的绝缘层加高,来增强绝缘效果减少漏电现象,是不是觉得挺傻瓜的?但往往是看起来很简单的想法,实现起来却无比困难。

  说完了 FinFET,我们还有最后一个后缀,就是昨天报道中的 LPP、LPE 了,其实这些指的都是同一代工艺中的不同种类,比如 LPE(Low Power Early) 指早期低功耗工艺,而 LPP(Low Power Plus)指成熟的低功耗工艺,而适用于移动设备的 LP 系列其实还包含 LPC、LPU 。而且这些后缀并不是10nm 专属,三星 FinFET 工艺都是这样的命名方式,比如14nm FinFET 中,骁龙820是 LPP,而骁龙821则是 LPU。

  并且除了 LP 系列之外,当然还有主打高性能的 HP(High Performance)系列, 这其中又分为很多种,这里就不展开讲了。但是这也只是三星芯片的划分方法,像台积电虽然也是 FinFET 工艺,但是却分为了FinFET Plus、FinFET Compact 等几种。

  生产的秘密:光刻机被卡脖子啦!

  说完了技术,我们最后不如落到生产上聊一聊?毕竟随着工艺的提升,对于生产设备的要求也越来越高了,过去各家在蚀刻晶圆的过程中用的都是深紫外光微影系统,简称 DUV,而随着制程超过10nm,现在 DUV 已经满足不了精度要求,这时极紫外光微影系统(EUV)就上线了。

  说到 EUV 是不是觉得很眼熟?没错,不久前三星刚刚以1.5亿欧元每台的价格从 ASML 订购了10台 EUV ,然而 ASML 这么久也一共才生产了23台,很显然,三星是想在 8nm/7nm 时代抢占先机。这已经不是他们第一次这么做了,当初在 OLED 的发展初期,他们就买走了市面上仅有7台蒸镀机中的5台(蒸镀是OLED 生产中的重要步骤),借此延缓了 LG 和京东方的 OLED 生产计划。

  总而言之,现在半导体行业在进入10nm 时代之后,无疑将会面临制程、工艺以及生产的三重挑战,未来三星、台积电和 Intel 是会继续三足鼎立,还是会有人旧人掉队、新人加入呢?我们拭目以待!

新洁能取得降低开关损耗的半导体结构及制造方法专利,降低开关损耗

金融界2024年8月4日消息,天眼查知识产权信息显示,无锡新洁能股份有限公司取得一项名为“一种降低开关损耗的半导体结构及制造方法“,授权公告号CN111180521B,申请日期为2020年3月。

专利摘要显示,本发明涉及一种降低开关损耗的半导体结构及制造方法。包括从下至上依次层叠设置的漏极、第一导电类型衬底和第一导电类型外延层;第一导电类型外延层中形成多个第二导电类型体区,多个第二导电类型体区间隔分布;第二导电类型体区中重掺杂形成第一导电类型第二源区,在所述第一导电类型第二源区一侧的第二导电类型体区中重掺杂形成第一导电类型第一源区;在相邻的第一导电类型第一源区和第一导电类型第二源区之间设有控制栅结构;在第一导电类型第二源区远离第一导电类型第一源区的一侧设有虚栅结构;在降低开关损耗的半导体结构上表面沉积绝缘介质层;在第一导电类型第一源区的中部位置处,从绝缘介质层的上表面向下开设形成连接孔,连接孔向下延伸至第一导电类型第一源区中。

本文源自金融界

相关问答

什么是 制程半导体 ?

半导体制程是一项复杂的制作流程,先进的IC所需要的制作程序达一千个以上的步骤。这些步骤先依不同的功能组合成小的单元,称为单元制程,如蚀刻、微影与薄膜...

半导体 制造和封测的区别?

3、IC封测:封装是半导体设备制造过程中的最后一个环节,主要包含减薄/切割、贴装/互联、封装、测试等过程,分别对应切割减薄设备、引线机、键合机、分选测试...

都说 半导体 制造工艺复杂,但具体的芯片生产流程是怎样的?

数码科技半导体,风土人文和地理。大家好我是涉猎领域较为宽泛的一大木~集成电路制造本人最近刚参加一次完整的流片过程,具体可以做出以下回答。一、工艺原理...

12寸 半导体 的基本知识?

12寸半导体是指晶圆直径为12英寸的半导体器件。晶圆是半导体制造过程中的基础材料,是由多晶硅等材料制成的圆形薄片,用于制作集成电路芯片。晶圆的大小决定了...

半导体 真的前景好吗?

萨科微半导体将加速实现“成为国产半导体领导者”的愿景金航标kinghelm萨科微slkor总经理宋仕强先生说,萨科微的“国产替代”大有可为,还有非常大的市场空间。...

半导体 行业目前的发展情况是什么样的?

全球半导体行业经历了三次迁移自发展以来,全球半导体产业格局在不断发生变化。当前,全球半导体产业正在经历第三次产能转移,行业需求中心和产能中心逐步向中...

半导体 简史?

1963年:F.M.Wanlass和C.T.Sah首次提出CMOS技术,今天,95%以上的集成电路芯片都是基于CMOS工艺1964年:美国仙童半导体公司研制出第一个单片集成运算放大器μA7...

半导体 工艺流程中的主要步骤?

晶圆的成分是硅,硅是由石英沙所精练出来的,晶圆便是硅元素加以纯化(99.999%),接着是将这些纯硅制成硅晶棒,成为制造集成电路的石英半导体的材料,将其切片...

半导体 设备龙头股票有哪些?-股票知识问答-我爱卡

[回答]半导体设备龙头股票有:晶盛机电、北方华创、中微公司、苏试试验、长川科技华峰测控精测电子赛腾股份等。半导体设备就是利用半导体元件制造的电气设...

半导体制程 质量工程师..._质量工程师_帮考网

半导体制程质量工程师是负责半导体生产过程中质量控制的专业人员。其主要职责包括:1.制定和实施质量控制计划,确保产品符合质量标准和规范。2.对...