半导体制造工艺小白也能看懂半导体制程工艺生产的秘密|上海羊羽卓进出口贸易有限公司

小白也能看懂半导体制程工艺生产的秘密

　　昨天三星宣布全新的 10nm LPP 工艺已经投产了，而 LPP 工艺相比骁龙835使用的 LPE 工艺，性能提升了10%，功耗下降了15%。但作为一个辣鸡小编，其实我是看不太懂的，都是10nm制程，怎么还能提升性能呢？这些 LPP、LPE 都是指的什么，还有之前看到的 FinFET 这些词又都指的什么？相信和小编有同样疑问的读者不在少数，索性今天我们就来刨根问底一番，看看现在火热的半导体究竟有哪些秘密。

　　制程的秘密：多少nm很重要吗?

　　摩尔定律大家肯定都知道：每过18个月，单位面积上的晶体管数量增加一倍嘛！然而多年来半导体制程从65nm到32nm，再到28nm，还有近两年的14nm、16nm和10nm，感觉也没什么规律啊！这里我们就需要认识一下尺寸的计算方式，以及“半代升级”和“整代升级”的概念了。

　　首先，单位面积内晶体管数量翻倍并不意味着制程就要缩小一半，缩小一半的话单位面积晶体管数量不就翻4倍吗？所以如果要保证两倍的成长，那么整代升级应该乘以0.7。所以从14nm 到10nm，以及后面从10nm 到7nm，都是遵循了摩尔定律的整代升级。

　　但是在几年以前，我们却经历过一段“半代升级”的风潮，打破了0.7的规律。在 40nm 前后几年，正好是存储器需求飞速发展的时间段，考虑到0.9倍的制程升级就能将闪存容量提升1.24倍，且0.9倍的升级技术简单，半年就能完成，所以不少代工厂开始“半代升级”制程来帮助 NAND 闪存厂商抢占市场。

　　正常来说制程升级应该是45nm—32nm—22nm—14nm—10nm，也就是经典的Tick Tock。但是台积电当年在 45nm 之后却推出40nm，这也迫使英特尔和三星等厂商打破了规律，在2010年前后启用了 NAND 专属的 35nm 制程（有趣的是华为海思四核也用了35nm 制程）。而鸡贼的台积电后来又跳到 28nm，抢占制程高地，这显然让英特尔和三星很不开心，所以后期三星和英特尔都回到了正常的升级策略，并且从那以后，英特尔就一直对半代升级嗤之以鼻（恼羞成怒）。

　　而台积电在坚持了 20nm 和 16nm 两代之后，也主动回到了 10nm 的正轨。原因非常简单，因为 NAND 颗粒并不是制程越小性能越好，20nm 之后就会发生严重的电子干扰，所以在 20nm 制程后，各大厂商都转向了3D NAND 技术（如果大家对闪存有兴趣我们今后也可以科普），再往后大家也不在 NAND 的制程上较劲了。

　　工艺的秘密：这些字母其实很好懂

　　至于后缀的那些英文其实也不难理解，比如 FinFET 工艺（注意哦，多少纳米叫制程，而后缀指的是工艺），这一工艺最早由英特尔在22nm 制程时提出，而现在英特尔、台积电和三星都用的 FinFET 。

　　因为制程中 22nm 是指每个晶体管中两个栅极之间的距离，所以 22nm 并不是指晶体管尺寸，一般一个 22nm 制程的晶体管尺寸高达 90nm ，而栅极间距越小电子流动的时间就越短，所以性能就提升了。但是随着栅极距离越来越小，绝缘效果就会下降导致漏电，所以每经过几代制程升级，就需要有一次工艺升级来解决这个问题。FinFET 之前已经有过High-K、HKMG 等工艺了，而 FinFET 之后，我们还会见证 FD-SOI 、GAA的竞争。

　　至于 FinFET 的原理，它的全称是“鳍式场效晶体管”，简单说来就是讲栅极之间的绝缘层加高，来增强绝缘效果减少漏电现象，是不是觉得挺傻瓜的？但往往是看起来很简单的想法，实现起来却无比困难。

　　说完了 FinFET，我们还有最后一个后缀，就是昨天报道中的 LPP、LPE 了，其实这些指的都是同一代工艺中的不同种类，比如 LPE（Low Power Early）指早期低功耗工艺，而 LPP(Low Power Plus)指成熟的低功耗工艺，而适用于移动设备的 LP 系列其实还包含 LPC、LPU 。而且这些后缀并不是10nm 专属，三星 FinFET 工艺都是这样的命名方式，比如14nm FinFET 中，骁龙820是 LPP，而骁龙821则是 LPU。

　　并且除了 LP 系列之外，当然还有主打高性能的 HP(High Performance)系列，这其中又分为很多种，这里就不展开讲了。但是这也只是三星芯片的划分方法，像台积电虽然也是 FinFET 工艺，但是却分为了FinFET Plus、FinFET Compact 等几种。

　　生产的秘密：光刻机被卡脖子啦！

　　说完了技术，我们最后不如落到生产上聊一聊？毕竟随着工艺的提升，对于生产设备的要求也越来越高了，过去各家在蚀刻晶圆的过程中用的都是深紫外光微影系统，简称 DUV，而随着制程超过10nm，现在 DUV 已经满足不了精度要求，这时极紫外光微影系统（EUV）就上线了。

　　说到 EUV 是不是觉得很眼熟？没错，不久前三星刚刚以1.5亿欧元每台的价格从 ASML 订购了10台 EUV ，然而 ASML 这么久也一共才生产了23台，很显然，三星是想在 8nm/7nm 时代抢占先机。这已经不是他们第一次这么做了，当初在 OLED 的发展初期，他们就买走了市面上仅有7台蒸镀机中的5台（蒸镀是OLED 生产中的重要步骤），借此延缓了 LG 和京东方的 OLED 生产计划。

　　总而言之，现在半导体行业在进入10nm 时代之后，无疑将会面临制程、工艺以及生产的三重挑战，未来三星、台积电和 Intel 是会继续三足鼎立，还是会有人旧人掉队、新人加入呢？我们拭目以待！

半导体全面分析（三）：制造三大工艺，硅片五大巨头

【能源人都在看，点击右上角加'关注'】

十、制造

28. 市场：五千亿，国内缺口 500 亿

设计完成后，下一步就是制造，制造常被称为 晶圆代工 ，是指经过一系列标准的半导体加工工艺，将设计得到的版图结构转移到裸露的晶圆上，以形成附加值较高的半导体芯片

根据 IC insights，2018 年全球晶圆代工行业市场规模 710 亿美金

手机相关占一半

28nm 以下占一半

中国市场规模 107 亿美元 ，占全球1/5

国内晶圆代工厂高端工艺产能不足，2017 年国内设计公司到外资晶圆代工厂代工规模达 481 亿元

29. 技术：晶圆、芯片、封测

芯片制造是人类历史上 最复杂的工艺 ，加工精度为头发丝的几千分之一，需要上千个步骤才能完成，其难度，堪比两弹一星

依产品种类不同，产品所需的加工道次约 400 至 600 道，加工时间 2-3 个月，可分为 晶圆、芯片、封测 三大部分，下面一一介绍

十一、晶圆

30. 技术：定义

盖房要有地基，如果将芯片制造比拟成用乐高积木盖房子，藉由一层又一层的堆叠，完成自己期望的造型（也就是各式芯片），便需要一个 平稳的基板 ，对芯片制造来说，这个基板就是衬底，也叫晶圆，是制造半导体器件的“地基”，通过在衬底上实施一系列的工艺流程，就可以得到相应的半导体产品

回想一下小时候在玩乐高积木时，积木的表面都会有一个一个小小圆型的凸出物，藉由这个构造，我们可将两块积木稳固的叠在一起，且不需使用胶水。芯片制造，也是以类似这样的方式，将后续添加的原子和基板固定在一起。因此，我们需要寻找表面整齐的基板，以满足后续制造所需的条件，在固体材料中，有一种特殊的晶体结构── 单晶（Monocrystalline） 。它具有原子一个接着一个紧密排列在一起的特性，可以形成一个平整的原子表层。因此，采用单晶做成晶圆，便可以满足以上的需求

31. 技术：提纯、生长、成型

衬底可以选择多种材料，其中最广泛使用的是硅，其它化合物材料请持续关注本公众号史晨星（shichenxing1）

硅晶圆的制造可以归纳为三个基本步骤： 提纯、单晶硅生长、硅片成型

提纯

硅的主要评判指标是纯度，你想想，如果硅原子之间有一堆杂质，那电子就别想在满轨道和空轨道之间跑顺畅。无论啥东西，纯度越高制造难度越大。用于太阳能发电的高纯硅要求99.9999%，这玩意儿全世界超过一半是中国产的，早被玩成了白菜价。芯片用的电子级高纯硅要求99.999999999%(别数了，11个9 ) ，半导体硅片的制造难度远远大于光伏硅片

提纯分成两个阶段，第一步是 冶金级纯化 ，加入碳，以氧化还原的方式，将氧化硅转换成 98% 以上纯度的硅第二步是三氯氢硅法 （西门子法Siemens process），通过加热含碳的硅石来生成气态的二氧化硅（SiO2）再用纯度约98%的二氧化硅，通过压碎和化学反应生产含硅的三氯氢硅气体（SiHCl3）最后用改良西门子法，将三氯氢硅经过再一次的化学过程，用氢气还原制备出纯度为99.999999999%的半导体级硅

生长

这种硅原子纯度够了，但排列混乱，会影响电子运动，只能叫 多晶硅

长晶技术路线主要分为 直拉法（CZ） ，区熔法（FZ） 。其中直拉法是目前市场的主流，可支持 12 寸硅片生产，而区熔法则相对简单，仅可支持 8 寸及以下尺寸硅片生产

将多晶硅融化，形成液态的硅，以单晶的 硅种（seed） 和液体表面接触，一边旋转一边缓慢的向上拉起。至于为何需要单晶的硅种，是因为硅原子排列就和人排队一样，会需要排头让后来的人该如何正确的排列，硅种便是重要的排头，让后来的原子知道该如何排队。最后，待离开液面的硅原子凝固后，排列整齐的单晶硅柱便完成了

成型

硅晶棒再经过切段、滚磨、切片、倒角、抛光、激光刻后，成为集成电路工厂的基本原料—— 硅晶圆片

32. 技术路线：大尺寸化

伴随着半导体行业的发展，硅片的尺寸也逐步提升。每次硅片直径的提升，都会使得 单片晶圆产出的芯片数量呈几何倍数增长 ，从而在生产过程中提供显著的规模经济效益

晶圆面积越大，在同一晶圆上可生产的集成电路IC越多，成本越低，硅片的发展趋势也是大尺寸化，目前 300mm 硅片已成为业内主流，2017 年全球 12 寸出货面积约占硅片总体的 66.1%

12 寸硅片的下一站是 18 寸（450mm） 硅片，但由于 12 寸硅片可以满足当前的生产需求，且 18 寸硅片设备研发难度极大，由于面临资金和技术的双重压力，晶圆厂向450mm（18英寸）产线转移的速度放缓，根据国际预测，到 2020 年 左右，450mm的硅片开发技术才有可能实现初步量产

33. 产业：全球五大巨头

全球前五家供应商日本信越化学、日本三菱住友 SUMCO、台湾环球晶圆、德国世创电子 Siltronic AG 和韩国 SK Siltron Inc.，占据半导体硅片市场 90% 以上份额